Samsung avduket planene sine innen halvlederbransjen på en konferanse i USA. Han viste et veikart som viser en gradvis overgang til 7nm LPP (Low Power Plus), 5nm LPE (Low Power Early), 4nm LPE/LPP og 3nm Gate-All-Around Early/Plus-teknologi.
Den sørkoreanske giganten vil starte produksjon av 7nm LPP-teknologi, som vil bruke EUV-litografi, i andre halvdel av neste år, samtidig som rivalen TSMC ønsker å starte produksjonen med en forbedret 7nm+ prosess og starte risikabel produksjon med en 5nm prosess .
Samsung vil begynne å produsere brikkesett med 5nm LPE-prosessen i slutten av 2019 og 4nm LPE/LPP-prosessen i løpet av 2020. Det er 4nm-teknologien som blir den siste teknologien som vil bruke FinFET-transistorer. Både 5nm- og 4nm-prosessene forventes å redusere størrelsen på brikkesettet, men samtidig øke ytelsen og redusere forbruket.
Fra og med 3nm-teknologi vil selskapet bytte til sin egen MBCFET (Multi Bridge Channel FET) GAA (Gate All Around)-arkitektur. Hvis alt går etter planen, bør brikkesett produseres i 3 ved hjelp av 2022nm-prosessen.
